

ABSTRACT

A sidewall-insulation film 9 is provided on a side surface of a first opening portion 8a formed in a base extraction electrode 5B of a hetero-junction bipolar transistor, and a portion of the sidewall-insulation film 9 extends so as to protrude from a surface opposite to a semiconductor substrate 1 toward a main surface of the semiconductor substrate 1 in the base extraction electrode 5B, and protruded length thereof is set to be equal to or smaller than one half of thickness of the insulation film 4 interposed between the main surface of the semiconductor substrate 1 and a lower surface of the base extraction electrode 5B.

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2003 年 10 月 23 日 (23.10.2003)

PCT

(10) 国際公開番号
WO 03/088362 A1

(51) 国際特許分類⁷: H01L 29/72

(21) 国際出願番号: PCT/JP02/03764

(22) 国際出願日: 2002 年 4 月 16 日 (16.04.2002)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(71) 出願人 (米国を除く全ての指定国について): 株式会社
ルネサステクノロジ (RENESAS TECHNOLOGY
CORP.) [JP/JP]; 〒100-6334 東京都千代田区丸の内二
丁目 4 番 1 号 Tokyo (JP).

(72) 発明者: および

(75) 発明者/出願人 (米国についてのみ): 小清水 亮
(KOSHIMIZU, Makoto) [JP/JP]; 〒187-8588 東京都

小平市上水本町五丁目 20 番 1 号 株式会社日
立製作所 半導体グループ内 Tokyo (JP). 籠利 康
明 (KAGOTOSHI, Yasuaki) [JP/JP]; 〒187-8588 東京
都小平市上水本町五丁目 20 番 1 号 株式会社日
立製作所 半導体グループ内 Tokyo (JP). 町田 信夫
(MACHIDA, Nobuo) [JP/JP]; 〒187-8588 東京都小平
市上水本町五丁目 20 番 1 号 株式会社日立製作所
半導体グループ内 Tokyo (JP).

(74) 代理人: 筒井 大和 (TSUTSUI, Yamato); 〒160-0023 東
京都新宿区西新宿 8 丁目 1 番 1 号 アゼリアビル
3 階 筒井国際特許事務所 Tokyo (JP).


(81) 指定国 (国内): CN, JP, KR, SG, US.

(84) 指定国 (広域): ARIPO 特許 (ZM), ヨーロッパ特許 (AT,
BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC,
NL, PT, SE, TR).

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

(54) 発明の名称: 半導体装置およびその製造方法



(57) Abstract: A side wall insulating film (9) is provided on a side surface of a first aperture (8a) made in a base extraction electrode (5B) of a hetero-junction bipolar transistor, a part of the side wall insulating film (9) is extended from a surface facing a semiconductor substrate (1) in the base extraction electrode (5B) toward a main surface of the semiconductor substrate (1) in a protruded manner, and the protrusion length is set to be one half the thickness of the insulating film (4) interposed between the main surface of the semiconductor substrate (1) and a lower surface of the base extraction electrode (5B), or to be smaller than one half the thickness of the insulating film (4).

[続葉有]

WO 03/088362 A1